工作职责：

1、负责设计定制存储器IP晶体管级别电路，对其进行模拟仿真、验证和分析，以考察内存功能、性能及时序等安全裕度；
2、负责构建存储器IP功能性的Verilog模型并进行验证；
3、负责存储器IP时序库特性描述、分析模型与硬件关联性；
4、评估并优化内存架构和相应方法。

任职资格：

1、硕士及以上学历，电子信息类、计算机类、自动化类相关专业，有一年相关工作经验者优先；
2、具备以下一种或多种 IP 或独立内存电路方面的经验：闪存、RRAM、SRAM、MRAM、DRAM、寄存器文件、TCAM、EFUSE、ROM；
3、熟悉晶体管级电路 EDA 工具：Virtuoso、Spectre、HSPICE 等；
4、对先进的半导体技术工艺和器件物理有良好的理解；
5、有Verilog等模型验证、统计电路分析与仿真、Perl、TCL、Python等编程语言者优先；
6、具备良好的英语听说读写能力。